M·CORE

Ir a: navegación, búsqueda de

M·CORE es de baja potencia, RISC-base microcontrolador arquitectura desarrollado por Motorola (ahora Freescale), destinado al uso en sistemas embebidos. Introducido a finales de 1997, la arquitectura combina un 32-bit Ruta de datos interna con 16-bit instrucciones,[1] e incluye una fase cuatro tubería de instrucción. Las implementaciones iniciales utilizaron un proceso de 0.36 micrómetros y corrió a 50 MHz.

M·Procesadores de núcleo[2] emplear un Arquitectura de Princeton con programa y datos bus compartido — ejecutando instrucciones desde dentro de la memoria de datos es posible. Motorola ingenieros diseñaron M·NÚCLEO que bajo consumo de energía y de alta densidad de código.[3]

  1. ^ microRISC motor, Manual de referencia de los programadores, revisión 1.0
  2. ^ MCore2114, 2113, 2112, información avanzada
  3. ^ Breve arquitectónico M•Core. 1997.


Otras Páginas

Obtenido de"https://en.copro.org/w/index.php?title=M ·CORE & oldid = 621657284"