MasPar

MasPar en NASA/GSFC

MasPar Computer Corporation fue un minisupercomputer vendedor que fue fundada en 1987 por Jeff Kalb. La empresa se basó en Sunnyvale, California.

Historia

Mientras que el Vicepresidente de la división de Kalb Digital Equipment Corporation (DEC) construyó circuitos integrados, algunos investigadores en esa división fueron construir un superordenador basado en la Goodyear MPP superordenador (procesadores masivamente paralelos). Los investigadores DEC habían mejorado la arquitectura por:

• fabricación de los elementos del procesador para ser 4-poco en lugar de 1-bit
• aumento de la conectividad de cada elemento del procesador a los 8 vecinos de 4.
• adición global de la interconexión de todos los elementos de procesamiento, que era un interruptor triple redundante que era más fácil de implementar que un completo interruptor de barra transversal.

Después Digital decidió no comercializar el proyecto de investigación, Kalb decidió iniciar una empresa para vender este minisupercomputer. En 1990, fue entregado el producto MP-1 de la primera generación. En 1992, fue enviado el MP-2 continuación. La compañía envía más de 200 sistemas.

MasPar junto con nCUBE criticó el apoyo del gobierno abierto, por DARPA, de los competidores Intel para su hypercube (supercomputadoras personalesiPSC) y el Máquinas de pensamiento Máquina de conexión en las páginas de Datamation.

Muestras de MasPar MPs, de la NASA Goddard Space Flight Center, en almacenamiento de información en el Computer History Museum.

MasPar ofrece una familia de SIMD máquinas, en segundo lugar de origen por DEC. Las unidades de procesador son propietarias.

No había ningún MP-3. MasPar sale el negocio de hardware de la computadora en junio de 1996, detener todo el desarrollo de hardware y transformarse en un nuevo Minería de datos empresa de software llamada NeoVista Software. NeoVista fue adquirida por Software se acumulan en 1999, que a su vez vendió la división a JDA Software en el año 2001.

Hardware

Arquitectura de MasPar

MasPar es único en ser un fabricante de supercomputadores SIMD (en comparación con máquinas de vectores). En este enfoque, una colección de ALUde escuchar un programa emitido desde una fuente central. Las ALUs pueden hacer su propia recuperación de datos, pero están todos bajo control de una unidad central de Control de matriz. Hay un reloj central. El énfasis está en la eficiencia de comunicaciones y baja latencia. La arquitectura de MasPar está diseñado a escala y procesamiento de balance, memoria y comunicación.

Maspar utiliza un personalizado completo CMOS chip, el PE de la MP-2, diseñado en la empresa y fabricados por diferentes proveedores tales como HP o TI.

Fetch de instrucción se encarga de la unidad de Control de matriz (ACU). Es un carga-almacena arquitectura. La arquitectura de MasPar es Harvard en un sentido amplio. El ACU se implementa un microcoded trae instrucciones, pero alcanza a RISC-como 1 instrucción por el reloj. Las unidades aritméticas, ALUs con capacidad de recuperación de datos, son 32 implementado en un chip. Cada ALU está conectado de manera de vecino más cercana a otros 8. Las conexiones de borde son llevadas fuera del chip. En este esquema, el perímetro puede ser toroide-envuelta. Pueden conectarse hasta 16.384 unidades dentro de los límites de un gabinete. Un enrutador global, esencialmente un barra transversal interruptor, ofrece I/O externos en la matriz de procesador.

Topología de MasPar

El chip de la MP-2 PE contiene 32 elementos del procesador, cada punto de un ALU completa de 32 bits con flotante, registrosy un barrel shifter. Sólo la función de instrucción fetch es removida y colocada en el ACU. El diseño del PE literalmente se repite 32 veces en el chip. El chip está diseñado para la interfaz a DRAM, otros procesador matriz chips y chips de router de comunicación.

Cada ALU, llamado una rebanada PE, contiene sesenta y cuatro registros de 32 bits que se utilizan para enteros y punto flotante. Los registros son, curiosamente, poco y bytes direccionable. Punto flotante de la unidad maneja precisión simple y precisión doble aritmética en IEEE formato de números. Cada rebanada PE contiene dos registros de la dirección de memoria de datos y los datos. Cada PE también tiene dos puertos serie de un bit, uno para entrantes y uno para las comunicaciones salientes a su vecino más cercano. La dirección de comunicación está controlada a nivel mundial. El PEs también tienen rutas entrantes y salientes a un router global para la entrada-salida. Un puerto de transmisión permite una única instancia de datos para "promoverse" datos en paralelo. Alternativamente, los datos globales pueden ser 'o-ed' a un resultado escalar.

Los enlaces serie apoyan 1 Mbyte/s serie de bits de comunicación que permite la coordinación registro-register comunicación entre procesadores. Cada procesador tiene su propia memoria local, implementado en DRAM. No hay memoria interna está incluida en los procesadores. Decodificación de la instrucción Microcoded se utiliza.

Cluster de MasPar PE

El PSE 32 en un chip se agrupan en dos grupos comparten una interfaz común de memoria, o M-máquina, para el acceso. Un marcador global mantiene un registro de memoria y registro de uso. La ruta de acceso a memoria es de 16 bits amplia. Poco endian y grandes formatos. Cada procesador tiene su propio 64 kilobytes de memoria. Se admiten tanto direccionamiento de memoria de datos directos e indirectos.

El chip se implementa en 1.0-Micrómetro, dos niveles, metal CMOS, disipa 0,8 vatios y se empaqueta en un pin de 208 PQFP. Se utiliza una velocidad de reloj relativamente baja de 12,5 MHz.

Las máquinas de Maspar son frente terminada por un ordenador, generalmente un VAX. Se accede por extensiones Fortran y C. Se admiten IEEE solo - y doble-precisión en coma flotante.

No hay memoria caché para las ALUs. Memoria caché no es necesaria, debido a la interfaz de memoria funcionando a una velocidad acorde con los accesos de datos ALU.

No implementan las ALUs gestión de memoria para la memoria de datos. El ACU utiliza demanda paginada memoria virtual para la memoria de la instrucción.

Ver también

• Goodyear MPP
• ICL DAP
• Pensamiento Machines Corporation
• Parsytec
• SUPRENUM

Enlaces externos

• Historia de Ian Kaplan de capital de riesgo